咬尾卷积viterbi译码器-python实现

Name: 咬尾卷积viterbi译码器-python实现
Rating: 4.5 (64 reviews)
Author: lecghoons

上传者：lecghoons 2019-06-23 08:22:09上传 PY文件 17.04KB 热度 64次

Biting tail convolution viterbi decoder - python implementation

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

咬尾卷积viterbi译码器_python实现

Biting tail convolution viterbi decoder - python i...

大小：0B | 2019-06-23 08:22:09
一种高效咬尾卷积码译码器的设计与仿真

摘要:介绍了咬尾卷积码的和次译码算法的实现细节。给出了采用新的蝶形图计算方法和环形内存来节省硬件资源...

大小：358KB | 2021-04-18 03:31:56
Viterbi译码器回溯算法实现研究

Viterbi译码器回溯算法实现研究

大小：0B | 2019-07-15 15:37:09
咬尾卷积编码的程序

大小：0B | 2019-01-22 11:08:44
基于FPGA的卷积码Viterbi译码器性能研究

卷积码是一种前向纠错控制(ForwardErrorControl,FEC)编码方式,其特点是接收端根...

大小：188KB | 2020-10-19 18:25:57
EDA PLD中的一种高效咬尾卷积码译码器的设计与仿真

摘要:介绍了咬尾卷积码的最优和次最优译码算法的实现细节。给出了采用新的蝶形图计算方法和环形内存来节省...

大小：251KB | 2020-11-06 20:10:38
可编程Viterbi译码器设计与实现

卷积编码作为一种优秀的信道编码方式,已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中,...

大小：189KB | 2020-10-27 12:36:39
基于FPGA的Viterbi译码器设计及实现

Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快...

大小：275KB | 2020-08-30 04:56:20
基于FPGA的Viterbi译码器设计与实现

Design and Implementation of Viterbi Decoder Based...

大小：0B | 2019-06-23 08:22:12
卷积编码及基于DSP的Viterbi译码器设计caj格式

大小：0B | 2019-03-03 18:24:38
matlab实现卷积编码与viterbi译码

1.仿真代码 clear all EbN0 = 0:2:10; %SNR范围 N = 1000000...

大小：43KB | 2021-01-31 15:12:17
卷积码viterbi译码

用c语言实现（2，1，7）卷积码编码，网格图维特比解码

大小：0B | 2019-09-22 01:59:41
基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：226KB | 2021-05-04 10:59:28
基于DSP的viterbi译码器的设计与实现

基于DSP的viterbi译码器的设计与实现

大小：0B | 2019-09-06 15:18:59
基带芯片中Viterbi译码器的研究与实现

大小：239.058 KB | 2022-12-22 23:44:25
一种Viterbi译码器的设计

阐述卷积码和Viterbi译码的基本原理，并用VHDL来编程

大小：0B | 2019-07-18 03:31:36