基于FPGA的Viterbi译码器设计与实现

Name: 基于FPGA的Viterbi译码器设计与实现
Rating: 4.5 (71 reviews)
Author: yuwenwen70328

上传者：yuwenwen70328 2019-06-23 08:22:12上传 RAR文件 6.65KB 热度 71次

Design and Implementation of Viterbi Decoder Based on FPGA

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-06-23 08:22:12

很好用的东西毕业设计需要

基于FPGA的Viterbi译码器设计与实现

Design and Implementation of Viterbi Decoder Based...

大小：0B | 2019-06-23 08:22:12
基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：226KB | 2021-05-04 10:59:28
基于FPGA的Viterbi译码器设计及实现

Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快...

大小：275KB | 2020-08-30 04:56:20
基于DSP的viterbi译码器的设计与实现

基于DSP的viterbi译码器的设计与实现

大小：0B | 2019-09-06 15:18:59
EDA PLD中的基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：172KB | 2020-11-08 12:11:03
基于Xilinx FPGA的高速Viterbi回溯译码器

摘要:分析了新一代通信系统的发展对Viterbi译码器速率提出了更高的要求,通过优化Viterbi...

大小：225KB | 2021-02-06 12:25:32
EDA PLD中的基于FPGA的Viterbi译码器设计及实现

卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译...

大小：207KB | 2020-10-27 12:48:14
可编程Viterbi译码器设计与实现

卷积编码作为一种优秀的信道编码方式,已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中,...

大小：189KB | 2020-10-27 12:36:39
基于FPGA的指针反馈式低功耗Viterbi译码器设计

为了满足复杂的无线通信系统功耗以及性能要求,提出并设计了一种指针反馈式Viterbi译码器。该译码器...

大小：394KB | 2020-09-01 06:22:14
基于FPGA的Turbo码译码器设计与实现

对Turbo码的Log-MAP译码算法进行了研究,引入滑动窗技术对Log-MAP译码算法进行了优化,...

大小：0B | 2020-06-10 05:34:58
高速率低延时Viterbi译码器的设计与实现

在Vitebi译码器的实现中,由于路径存储方式的不同分为回溯和寄存器交换模式,效果是延时与资源消耗一...

大小：365KB | 2020-10-28 07:19:47
基于FPGA的卷积码Viterbi译码器性能研究

卷积码是一种前向纠错控制(ForwardErrorControl,FEC)编码方式,其特点是接收端根...

大小：188KB | 2020-10-19 18:25:57
HDTV接收机吕Viterbi译码器的FPGA实现

高清晰度数字电视(HDTV)技术是当今世界上最先进的图像压缩编码技术和数字通信技术的结合。它代表一个...

大小：94KB | 2020-08-09 09:39:08
一种基于FPGA的Viterbi译码器优化算法

1 引言由于卷积码优良的性能,被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有...

大小：206KB | 2021-04-22 01:05:01
基于FPGA的卷积编译码器的设计与实现

基于FPGA的卷积编译码器的设计与实现，实验原理，编译码器结构，仿真

大小：0B | 2019-07-12 16:34:21
Viterbi译码器回溯算法实现研究

Viterbi译码器回溯算法实现研究

大小：0B | 2019-07-15 15:37:09