基于FPGA的卷积编译码器的设计与实现

Name: 基于FPGA的卷积编译码器的设计与实现
Rating: 4.5 (47 reviews)
Author: fly_mydragon

上传者：fly_mydragon 2019-07-12 16:34:21上传 PDF文件 201.3KB 热度 47次

基于FPGA的卷积编译码器的设计与实现，实验原理，编译码器结构，仿真

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于FPGA的卷积编译码器的设计与实现

基于FPGA的卷积编译码器的设计与实现，实验原理，编译码器结构，仿真

大小：0B | 2019-07-12 16:34:21
215 卷积码编译码器基于FPGA设计与实现

毕业设计，(2,1，5) 卷积码和基于硬判决的 vetby 解码，在 quartz 平台上运行

大小：0B | 2019-06-21 17:11:22
基于FPGA的卷积码的编译码器设计

为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,...

大小：0B | 2020-10-27 12:42:04
EDA PLD中的基于FPGA的卷积编译码器的设计与实现

摘要:为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA...

大小：210KB | 2020-11-06 04:10:43
基于FPGA的卷积码编译码器

由于卷积码具有较好的纠错性能,因而在通信系统中被广泛使用。采用硬件描述语言VerilogHDL或VH...

大小：282KB | 2020-09-03 02:09:40
基于FPGA的Viterbi译码器设计与实现

Design and Implementation of Viterbi Decoder Based...

大小：0B | 2019-06-23 08:22:12
基于FPGA的曼彻斯特编译码器

Quartus下用VHDL语言实现了曼彻斯特编译码

大小：0B | 2019-07-12 16:34:26
LTE中卷积码的译码器设计与FPGA实现

大小：0B | 2019-03-03 18:25:06
卷积码编译码器的研究与实现

卷积码编译码器的研究与实现

大小：0B | 2019-07-12 16:34:24
基于FPGA的Turbo码编译码器研究与实现

大小：0B | 2019-01-07 17:04:17
基于FPGA的Turbo码译码器设计与实现

对Turbo码的Log-MAP译码算法进行了研究,引入滑动窗技术对Log-MAP译码算法进行了优化,...

大小：0B | 2020-06-10 05:34:58
基于FPGA的卷积码译码器的方案

本文基于FPGA技术设计了一种(2,1,8)卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存...

大小：73KB | 2020-08-11 03:30:27
基于Matlab的TCM编译码器设计与实现

Matlab编写的TCM编译码器设计与实现的学位论文。

大小：461.5KB | 2024-04-19 14:12:10
卷积码编译码器的VHDL设计

大小：0B | 2019-02-19 16:20:09
基于FPGA的RS255239编译码器设计

RS(Reed-Solomon)编码是一种具有较强纠错能力的多进制BCH编码,其既可纠正随机错误,又...

大小：391KB | 2021-04-25 13:39:06
基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：226KB | 2021-05-04 10:59:28