卷积编码及基于DSP的Viterbi译码器设计caj格式

Name: 卷积编码及基于DSP的Viterbi译码器设计caj格式
Rating: 4.5 (51 reviews)
Author: pureboy98016

上传者：pureboy98016 2019-03-03 18:24:38上传其他文件 500kb 热度 51次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

卷积编码及基于DSP的Viterbi译码器设计caj格式

大小：0B | 2019-03-03 18:24:38
基于DSP的viterbi译码器的设计与实现

基于DSP的viterbi译码器的设计与实现

大小：0B | 2019-09-06 15:18:59
基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：226KB | 2021-05-04 10:59:28
基于FPGA的Viterbi译码器设计及实现

Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快...

大小：275KB | 2020-08-30 04:56:20
咬尾卷积viterbi译码器_python实现

Biting tail convolution viterbi decoder - python i...

大小：0B | 2019-06-23 08:22:09
基于FPGA的卷积码Viterbi译码器性能研究

卷积码是一种前向纠错控制(ForwardErrorControl,FEC)编码方式,其特点是接收端根...

大小：188KB | 2020-10-19 18:25:57
基于FPGA的Viterbi译码器设计与实现

Design and Implementation of Viterbi Decoder Based...

大小：0B | 2019-06-23 08:22:12
802.11wlan的viterbi译码器dsp代码

802.11wlan的viterbi译码器dsp代码

大小：22KB | 2021-04-22 18:19:28
matlab实现卷积编码与viterbi译码

1.仿真代码 clear all EbN0 = 0:2:10; %SNR范围 N = 1000000...

大小：43KB | 2021-01-31 15:12:17
一种Viterbi译码器的设计

阐述卷积码和Viterbi译码的基本原理，并用VHDL来编程

大小：0B | 2019-07-18 03:31:36
卷积编码和viterbi译码的matlab程序

Matlab program for convolutional coding and viterb...

大小：0B | 2019-06-23 08:22:01
EDA PLD中的基于FPGA的Viterbi译码器设计及实现

卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译...

大小：207KB | 2020-10-27 12:48:14
EDA PLD中的基于FPGA的Viterbi译码器设计

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译...

大小：172KB | 2020-11-08 12:11:03
基于Xilinx FPGA的高速Viterbi回溯译码器

摘要:分析了新一代通信系统的发展对Viterbi译码器速率提出了更高的要求,通过优化Viterbi...

大小：225KB | 2021-02-06 12:25:32
卷积码编码和viterbi译码程序

卷积码的编码，viterbi的译码的源代码，并有注释，功能函数用C写的

大小：0B | 2019-05-14 02:31:24
基于FPGA的指针反馈式低功耗Viterbi译码器设计

为了满足复杂的无线通信系统功耗以及性能要求,提出并设计了一种指针反馈式Viterbi译码器。该译码器...

大小：394KB | 2020-09-01 06:22:14