用Verilog+HDL语言实现并串、串并接口的转换 上传者：你微笑时很美5 2020-07-27 12:45:16上传 PDF文件 163.83KB 热度 37次 CPU与外部通信时有串口和并行传输两者模式，通过硬件语言实现并串、串并接口的转换 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-07-27 12:45:16 好资料，谢谢分享！ 码姐姐匿名网友 2020-07-27 12:45:17 不是程序代码诶 发表评论
好资料，谢谢分享！
不是程序代码诶