用Verilog HDL语言实现并串、串并接口的转换.pdf

Name: 用Verilog HDL语言实现并串、串并接口的转换.pdf
Rating: 4.5 (60 reviews)
Author: jonnie高

上传者：jonnie高 2019-05-27 18:16:20上传 PDF文档文件 164KB 热度 60次

用VerilogHDL语言实现并串、串并接口的转换.pdf

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

用Verilog HDL语言实现并串串并接口的转换.pdf

用VerilogHDL语言实现并串、串并接口的转换.pdf

大小：0B | 2019-05-27 18:16:20
用VERILOG HDL语言实现并串串并接口的转换

用VERILOGHDL语言实现并串、串并接口的转换，很好地学习资料，你值得一看！

大小：0B | 2020-06-19 19:18:21
用Verilog加HDL语言实现并串串并接口的转换

CPU与外部通信时有串口和并行传输两者模式，通过硬件语言实现并串、串并接口的转换

大小：164KB | 2020-07-27 12:45:16
用VERILOGHDL语言实现并串串并接口的转换

大小：0B | 2019-01-10 00:54:11
串并转换与并串转换的Verilog实现

大小：0B | 2018-12-08 23:48:54
串并转换Verilog HDL

大小：0B | 2018-12-08 23:48:34
基于verilog的串并与并串实现

大小：0B | 2019-01-10 00:53:41
串并_并串转换

用VHDL描述的串并、并串转换经过啦仿真验证，可以成功的实现转换

大小：0B | 2019-05-13 16:50:57
alu verilog HDL 语言实现

大小：0B | 2018-12-08 22:49:30
串并转换并串转换

利用matlab实现串并转换和并串转换的源代码

大小：0B | 2019-05-13 16:51:04
verilog并串串并转换

采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件，其中8位并串转换有a和...

大小：0B | 2019-06-05 13:11:36
verilog实现并串转换模块

模块功能：按照设计要求把输入的4位平行数据转换为协议要求的串行数据流***由scl和sda配合输出*...

大小：0B | 2019-05-13 16:51:03
用Verilog语言实现FFT

用Verilog语言实现 FFT,希望对代价有用

大小：8KB | 2020-09-03 07:16:34
串并转换verilog实现.rar

推荐了串并转换相关的书籍，实现了串并转换的代码

大小：0B | 2020-05-30 20:18:05
串并数据转换Verilog/VHDL实现

串并转换的代码资源，挺适合平时搞硬件通信或者数字电路设计的同学用的。支持 Verilog、VHDL ...

大小：165B | 2025-06-14 11:24:30
基于FPGA用Verilog HDL语言实现的多功能数字钟

这是一个基于FPGA，用VerilogHDL语言实现的多功能数字钟，课程设计的项目。

大小：0B | 2019-05-25 07:50:00