串并转换，并串转换

Name: 串并转换，并串转换
Rating: 4.5 (72 reviews)
Author: 一蓑烟雨_任平生′

上传者：一蓑烟雨_任平生′ 2019-05-13 16:51:04上传 RAR文件 12.01KB 热度 72次

利用matlab实现串并转换和并串转换的源代码

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

串并转换并串转换

利用matlab实现串并转换和并串转换的源代码

大小：0B | 2019-05-13 16:51:04
串并转换与并串转换的Verilog实现

大小：0B | 2018-12-08 23:48:54
串并_并串转换

用VHDL描述的串并、并串转换经过啦仿真验证，可以成功的实现转换

大小：0B | 2019-05-13 16:50:57
verilog并串串并转换

采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件，其中8位并串转换有a和...

大小：0B | 2019-06-05 13:11:36
vhdl实现串并转换和并串转换包含代码

使用了vhdl语言实现了数据的串并转换，以及并串转换，包含代码，代码易懂，适合初学者学习。

大小：0B | 2018-12-28 17:13:28
VHDL串并转换

用VHDL实现数据的串并转换并生成了符号，可以直接搭电路图

大小：0B | 2020-05-19 15:42:41
verilog串并转换

verilog__串并转换.

大小：0B | 2019-07-13 11:29:12
串并转换程序

实现串并转换功能实现串行信号转换星河湾您关闭哦您贵姓信号

大小：0B | 2020-10-27 02:53:17
串并转换VerilogHDL

串并转换VerilogHDLFPGA，为了你能认真读代码，测试程序请自己编写，改代码经过调试正确

大小：0B | 2019-07-13 11:29:06
高速串并转换

基于高速LVDS的串并转换电路设计与研究_李伟伟，对串并转换有较好帮助

大小：0B | 2020-03-11 19:34:14
串并转换verilog

串并转换verilog

大小：0B | 2019-07-13 11:28:48
串并转换Verilog

串并转换仿真通过.

大小：0B | 2019-07-13 11:28:56
串并转换逻辑

大小：0B | 2019-03-17 03:20:23
串并转换之VHDL

Serial-to-parallel conversion VHDL

大小：0B | 2019-06-25 21:28:35
多通道串并转换

多通道串并转换S2P_xapp194多通道串并转换

大小：0B | 2019-07-23 15:32:48
串并转换Verilog HDL

大小：0B | 2018-12-08 23:48:34