适宜FPGA实现的RISCV代码 上传者：letiantac 2020-05-17 03:02:43上传 ZIP文件 12.58MB 热度 24次 本代码为用VexRiscv项目生成的verilog测试代码,采用Altera公司的MAX10芯片实现,工作频率可达120Mhz以上.可利用OpenOCD实现JTAG调试.相比之下,其它许多RISC-V代码大多对FPGA并不友好,编译后很少能跑到40Mhz以上,而且没有JTAG调试能力.缺点是如果要自己对CPU进行配置,要学习SpinalHDL语言 下载地址 用户评论 更多下载
