letiantac 这家伙很懒，什么也没写 资源：1 粉丝：0
+关注
Ta的上传资源列表
  • 适宜FPGA实现的RISCV代码

    本代码为用VexRiscv项目生成的verilog测试代码,采用Altera公司的MAX10芯片实现...

    大小：12.58MB | 2020-05-17 03:02:43