数字跑表设计工程文件.zip

Name: 数字跑表设计工程文件.zip
Rating: 4.5 (48 reviews)
Author: qq_28109

上传者：qq_28109 2019-07-29 14:30:34上传 ZIP文件 11.79MB 热度 48次

数电课设从仿真到AD原理图pcb再到VERILOG程序

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

数字跑表设计工程文件.zip

数电课设从仿真到AD原理图pcb再到VERILOG程序

大小：0B | 2019-07-29 14:30:34
数字跑表设计

数字集成电路使用VerilogHDL编写数字跑表程序

大小：0B | 2019-06-05 09:35:13
FPGA数字跑表设计

FPGA数字跑表设计，内附项目设计分析报告+Verilog HDL代码+仿真结果，可直接烧写于FPG...

大小：132KB | 2020-07-25 01:45:49
EDA数字跑表设计

基于eda的一个数字秒表的设计，包括部分仿真结果，和全部的vhdl源程序

大小：0B | 2019-05-15 13:57:09
verilog设计数字跑表

verilog设计的数字跑表：1．具有暂停/启动功能；2．具有重新开始功能；3．用6个数码管分别显示...

大小：0B | 2019-05-25 07:50:07
数字跑表程序

用verilog写的数字跑表程序，程序简洁易懂，适合初学者学习

大小：0B | 2019-05-06 06:12:33
数字跑表论文

根据设计要求，首先对数字跑表进行结构和功能的划分。计数器部分设三个输入端，分为时钟启动，暂停，复位按...

大小：0B | 2019-05-06 06:13:28
verilog数字跑表

verilog数字跑表建模仿真验证包含代码和详细分析

大小：0B | 2019-05-15 13:57:29
中国宫灯设计工程文件

大小：0B | 2019-02-25 06:46:37
数字跑表课程设计论文

数字跑表是人们日常生活中比较常见的工具，应用也比较广泛。本课题的主要内容是用AT89C51单片机为核...

大小：0B | 2019-07-13 20:01:43
数字电子跑表

REST:为异步复位信号;CLK：CLK为时钟信号PAUSE：为暂停信号；HMH，HML：毫秒的高位...

大小：0B | 2019-09-23 10:17:52
VerilogHDL数字跑表

verilogHDL数字跑表源程序适用于verilogHDL初学者verilogHDL数字跑表源程序...

大小：0B | 2019-05-15 13:57:30
EDA数字跑表

用Verilog语言编写程序，实现数字跑表启动，暂停，计数功能

大小：0B | 2019-05-06 06:12:20
数字跑表秒表

利用黑金开发板开发数字秒表系统，实现以下功能：（1）建议使用数码管、按键和按键；（2）实现秒表功能，...

大小：0B | 2019-05-06 06:14:22
数字设计工程师笔试面试

大小：0B | 2019-03-16 20:10:26
数字跑表在Verilog中的设计

如何在Verilog中设计数字跑表，从理论知识到具体实现进行详细讲解，同时包括了仿真测试和波形分析的...

大小：412.67KB | 2023-06-26 02:03:00