EDA数字跑表

Name: EDA数字跑表
Rating: 4.5 (50 reviews)
Author: pchome42959

上传者：pchome42959 2019-05-06 06:12:20上传 DOC文件 129.5KB 热度 50次

用Verilog语言编写程序，实现数字跑表启动，暂停，计数功能

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

EDA数字跑表

用Verilog语言编写程序，实现数字跑表启动，暂停，计数功能

大小：0B | 2019-05-06 06:12:20
EDA数字跑表设计

基于eda的一个数字秒表的设计，包括部分仿真结果，和全部的vhdl源程序

大小：0B | 2019-05-15 13:57:09
EDA数字跑表完整的

实训做得完整可以实现很简单希望对你有用EDAEDAEDAEDA

大小：0B | 2019-05-20 16:31:27
数字跑表程序

用verilog写的数字跑表程序，程序简洁易懂，适合初学者学习

大小：0B | 2019-05-06 06:12:33
数字跑表设计

数字集成电路使用VerilogHDL编写数字跑表程序

大小：0B | 2019-06-05 09:35:13
verilog数字跑表

verilog数字跑表建模仿真验证包含代码和详细分析

大小：0B | 2019-05-15 13:57:29
数字跑表论文

根据设计要求，首先对数字跑表进行结构和功能的划分。计数器部分设三个输入端，分为时钟启动，暂停，复位按...

大小：0B | 2019-05-06 06:13:28
数字电子跑表

REST:为异步复位信号;CLK：CLK为时钟信号PAUSE：为暂停信号；HMH，HML：毫秒的高位...

大小：0B | 2019-09-23 10:17:52
数字跑表秒表

利用黑金开发板开发数字秒表系统，实现以下功能：（1）建议使用数码管、按键和按键；（2）实现秒表功能，...

大小：0B | 2019-05-06 06:14:22
VerilogHDL数字跑表

verilogHDL数字跑表源程序适用于verilogHDL初学者verilogHDL数字跑表源程序...

大小：0B | 2019-05-15 13:57:30
FPGA数字跑表设计

FPGA数字跑表设计，内附项目设计分析报告+Verilog HDL代码+仿真结果，可直接烧写于FPG...

大小：132KB | 2020-07-25 01:45:49
verilog数字跑表代码

用verilogHDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确至...

大小：0B | 2019-07-05 04:20:26
vhdl数字跑表程序

vhdl中数字跑表实用程序，简洁明了，印象深刻

大小：0B | 2019-05-15 13:57:33
verilog实现数字跑表

如果你是肥大学子，在做verilog课程设计，不用再看了，这就是你需要的！此版本word内部的程序皆...

大小：0B | 2019-07-04 21:31:02
数字跑表计时器

vhdl语言实现数字跑表，可计时一个小时。

大小：0B | 2019-05-15 13:57:22
数字跑表的Verilog实现

在ISE开发环境下用Verilog语言写的数字跑表代码且包含所有工程文件。

大小：0B | 2019-05-15 13:57:31