verilog设计数字跑表

Name: verilog设计数字跑表
Rating: 4.5 (63 reviews)
Author: tangbai47642

上传者：tangbai47642 2019-05-25 07:50:07上传 DOCX文件 413KB 热度 63次

verilog设计的数字跑表：1．具有暂停/启动功能；2．具有重新开始功能；3．用6个数码管分别显示百分秒、秒和分钟。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-05-25 07:50:07

不是很好，不建议下载

verilog设计数字跑表

verilog设计的数字跑表：1．具有暂停/启动功能；2．具有重新开始功能；3．用6个数码管分别显示...

大小：0B | 2019-05-25 07:50:07
verilog数字跑表

verilog数字跑表建模仿真验证包含代码和详细分析

大小：0B | 2019-05-15 13:57:29
verilog数字跑表代码

用verilogHDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确至...

大小：0B | 2019-07-05 04:20:26
verilog实现数字跑表

如果你是肥大学子，在做verilog课程设计，不用再看了，这就是你需要的！此版本word内部的程序皆...

大小：0B | 2019-07-04 21:31:02
数字跑表在Verilog中的设计

如何在Verilog中设计数字跑表，从理论知识到具体实现进行详细讲解，同时包括了仿真测试和波形分析的...

大小：412.67KB | 2023-06-26 02:03:00
数字跑表的Verilog实现

在ISE开发环境下用Verilog语言写的数字跑表代码且包含所有工程文件。

大小：0B | 2019-05-15 13:57:31
Verilog实现数字跑表的实现

Verilog来实现数字跑表的功能，当中涉及到消抖程序的设计，分频，以及模块化的设计方法等。基本功能...

大小：0B | 2019-06-05 09:35:10
基于Verilog的FPGA数字跑表

支持一小时正数倒数计时，具有蜂鸣器秒响功能，暂停开始功能等

大小：0B | 2019-05-06 06:11:40
VHDL语言设计数字跑表的源代码

VHDL语言设计数字跑表的源代码，通过VHDL语言实现数字跑表的功能

大小：0B | 2019-06-04 03:38:35
数字跑表设计

数字集成电路使用VerilogHDL编写数字跑表程序

大小：0B | 2019-06-05 09:35:13
verilog设计数字钟

带闹钟和音乐电路的程序，不过定时后会一直响，还没想好怎么修改

大小：0B | 2019-05-28 17:49:36
FPGA数字跑表设计

FPGA数字跑表设计，内附项目设计分析报告+Verilog HDL代码+仿真结果，可直接烧写于FPG...

大小：132KB | 2020-07-25 01:45:49
EDA数字跑表设计

基于eda的一个数字秒表的设计，包括部分仿真结果，和全部的vhdl源程序

大小：0B | 2019-05-15 13:57:09
verilog语言跑表器

verilog语言跑表器自己写的难免有不足

大小：0B | 2019-05-16 09:48:28
数字跑表程序

用verilog写的数字跑表程序，程序简洁易懂，适合初学者学习

大小：0B | 2019-05-06 06:12:33
数字跑表论文

根据设计要求，首先对数字跑表进行结构和功能的划分。计数器部分设三个输入端，分为时钟启动，暂停，复位按...

大小：0B | 2019-05-06 06:13:28