利用VHDL语言编写的60进制计数器

Name: 利用VHDL语言编写的60进制计数器
Rating: 4.5 (50 reviews)
Author: qq_23113806

上传者：qq_23113806 2019-07-24 18:22:41上传 VHD文件 679B 热度 50次

该程序可进行60秒计数，用于数字时钟的编写。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

: 码姐姐匿名网友 2019-07-24 18:22:41

代码不错，写的很好

利用VHDL语言编写的60进制计数器

该程序可进行60秒计数，用于数字时钟的编写。

大小：0B | 2019-07-24 18:22:41
60进制计数器VHDL设计

60进制VHDL设计文本，

大小：0B | 2019-09-27 21:10:58
基于VHDL语言的60进制加法计数器

大小：0B | 2018-12-07 11:37:31
利用VHDL语言编写的EDA计数器

大小：0B | 2019-03-01 13:46:55
6进制计数器计数器VHDL

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

大小：0B | 2019-05-19 13:09:01
60进制加法计数器VHDL QuartusII仿真

60进制加计数VHDLQuartusII仿真可自由更改进制

大小：0B | 2019-07-07 21:33:41
60进制计数器

大小：0B | 2019-03-07 18:52:42
十进制计数器vhdl语言

用vhdl语言来实现十进制计数功能。有清零，使能信号等等

大小：0B | 2020-05-30 21:35:32
24进制计数器(基于VHDL语言)

大小：0B | 2018-12-08 10:59:08
vhdl编写bcd码113进制计数器

大小：0B | 2019-04-05 20:43:41
vhdl五进制计数器

大小：0B | 2019-01-07 03:14:51
60进制计数器设计

60进制的数电制作方法，及一系列注意事项

大小：0B | 2019-07-11 13:39:17
60进制计数器.docx

含有计数使能、复位、时钟校准的60进制(秒)计数器。设计语言VHDL。包含代码、管脚绑定设计、功能描...

大小：43KB | 2020-08-15 13:13:38
60进制计数器 eda

大小：0B | 2018-12-08 23:31:02
利用vhdl设计的计数器

利用vhdl设计的计数器，希望对大家有用

大小：0B | 2019-07-18 07:15:46
用VHDL编写计数器

Writing counters in VHDL

大小：0B | 2019-06-26 08:08:18