6进制计数器计数器VHDL

Name: 6进制计数器计数器VHDL
Rating: 4.5 (109 reviews)
Author: syplovexsl

上传者：syplovexsl 2019-05-19 13:09:01上传 VHD文件 323B 热度 109次

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

6进制计数器计数器VHDL

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

大小：0B | 2019-05-19 13:09:01
6进制计数器

Set下降沿置1，二极管灭，达到清零效果,用于记忆时钟前沿到来时输入的电平,下降沿启动减计数器.

大小：0B | 2018-12-15 16:20:58
vhdl五进制计数器

大小：0B | 2019-01-07 03:14:51
vhdl计数器

library ieee; use ieee.std_logic_1164.all; use iee...

大小：0B | 2018-12-25 00:01:29
VHDL计数器

用VHDL写的计数器模块,可以在此基础上进行修改

大小：351B | 2020-09-11 14:33:55
计数器vhdl

大小：0B | 2019-02-16 13:17:29
计数器VHDL

数字逻辑电路设计实验用VHDL语言实现的计数器

大小：0B | 2019-09-23 13:36:31
60进制计数器VHDL设计

60进制VHDL设计文本，

大小：0B | 2019-09-27 21:10:58
VHDL24进制计数器

VHDL 24-digit counter

大小：0B | 2019-06-26 08:07:54
4进制加法计数器VHDl

4进制加法计数器VHDL实验4进制加法计数器4进制加法计数器

大小：0B | 2019-07-07 21:33:36
VHDL5进制计数器

大小：0B | 2018-12-09 02:10:33
10进制计数器VHDL代码

10进制计数器VHDL代码LibraryIEEE;UseIEEE.STD_LOGIC_1164.AL...

大小：0B | 2020-05-14 20:05:46
十进制计数器VHDL

通过VHDL，实现10位带使能计数器。LIBRARYIEEE;USEIEEE.STD_LOGIC_1...

大小：0B | 2019-05-25 12:16:45
vhdl计数器设计

vhdl计数器设计的实现计数器的常用规则和写法等

大小：87KB | 2020-10-30 17:56:38
用集成计数器构成任意进制计数器

大小：0B | 2018-12-07 11:38:51
VHDL自启动七进制计数器

VHDL自启动七进制计数器

大小：0B | 2019-07-28 02:34:19