并串转换VerilogHDL

Name: 并串转换VerilogHDL
Rating: 4.5 (57 reviews)
Author: qdthjfvb

上传者：qdthjfvb 2019-05-13 16:51:14上传 DOC文件 21KB 热度 57次

用VerilogHDL实现1024位数据并行输入，32位数据串行输入，并带有其测试的源代码，经验证可以很好的实验并串转换功能

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

并串转换VerilogHDL

用VerilogHDL实现1024位数据并行输入，32位数据串行输入，并带有其测试的源代码，经验证可...

大小：0B | 2019-05-13 16:51:14
串并_并串转换

用VHDL描述的串并、并串转换经过啦仿真验证，可以成功的实现转换

大小：0B | 2019-05-13 16:50:57
串并转换并串转换

利用matlab实现串并转换和并串转换的源代码

大小：0B | 2019-05-13 16:51:04
字符串转换并相加

函数fun的功能是将a和b所指的两个字符串转换成面值相同的整数，并进行相加作为函数值返回，规定字符串...

大小：0B | 2018-12-26 06:43:50
verilog实现并串转换模块

模块功能：按照设计要求把输入的4位平行数据转换为协议要求的串行数据流***由scl和sda配合输出*...

大小：0B | 2019-05-13 16:51:03
用VERILOGHDL语言实现并串串并接口的转换

大小：0B | 2019-01-10 00:54:11
串并转换VerilogHDL

串并转换VerilogHDLFPGA，为了你能认真读代码，测试程序请自己编写，改代码经过调试正确

大小：0B | 2019-07-13 11:29:06
串并转换与并串转换的Verilog实现

大小：0B | 2018-12-08 23:48:54
基于FPGA的并串转换电路硬件实现

并串转换电路在通信接口中具有广泛的应用,可编程逻辑阵列由于具备灵活、可重构等特点非常适应于并串转换硬...

大小：0B | 2020-10-27 17:09:58
vhdl实现串并转换和并串转换包含代码

使用了vhdl语言实现了数据的串并转换，以及并串转换，包含代码，代码易懂，适合初学者学习。

大小：0B | 2018-12-28 17:13:28
xml字符串转换为xml文档并解析。

大小：0B | 2019-01-01 18:25:47
TSspi-asi码流并串转换VHDL程序直接可用

大小：0B | 2019-01-22 21:35:51
C# 进制转换281016进制间任意转换并输出字符串结果

C# 进制转换（2 8 10 16）进制间任意转换，并输出字符串结果

大小：0B | 2018-12-07 17:06:00
VerilogHDL

大小：0B | 2019-01-18 18:04:09
veriloghdl

大小：0B | 2019-01-13 21:34:41
verilogHDL

大小：0B | 2019-03-14 11:38:34