TSspi-asi码流并串转换VHDL程序直接可用

Name: TSspi-asi码流并串转换VHDL程序直接可用
Rating: 4.5 (65 reviews)
Author: bob_zhu

上传者：bob_zhu 2019-01-22 21:35:51上传其他文件 500kb 热度 65次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

TSspi-asi码流并串转换VHDL程序直接可用

大小：0B | 2019-01-22 21:35:51
vhdl实现串并转换和并串转换包含代码

使用了vhdl语言实现了数据的串并转换，以及并串转换，包含代码，代码易懂，适合初学者学习。

大小：0B | 2018-12-28 17:13:28
并串转换VerilogHDL

用VerilogHDL实现1024位数据并行输入，32位数据串行输入，并带有其测试的源代码，经验证可...

大小：0B | 2019-05-13 16:51:14
串并_并串转换

用VHDL描述的串并、并串转换经过啦仿真验证，可以成功的实现转换

大小：0B | 2019-05-13 16:50:57
串并转换并串转换

利用matlab实现串并转换和并串转换的源代码

大小：0B | 2019-05-13 16:51:04
利用weixin java miniapp生成小程序码并直接返回图片文件流的方法

主要介绍了利用weixin-java-miniapp生成小程序码并直接返回图片文件流的方法,文中通过...

大小：45KB | 2020-10-28 04:47:01
字符串到ASCII码转换程序

大小：0B | 2019-03-01 14:48:35
turbo码VHDL程序

基于VHDL的turbo码编译码器的设计

大小：0B | 2019-05-15 21:53:25
字符串转换并相加

函数fun的功能是将a和b所指的两个字符串转换成面值相同的整数，并进行相加作为函数值返回，规定字符串...

大小：0B | 2018-12-26 06:43:50
verilog实现并串转换模块

模块功能：按照设计要求把输入的4位平行数据转换为协议要求的串行数据流***由scl和sda配合输出*...

大小：0B | 2019-05-13 16:51:03
VHDL进制转换与BCD码加法

PartI：将二进制数转换十进制数PartII:完成2位BCD码加法运算附VHDL代码和实验报告，可...

大小：0B | 2019-07-15 15:37:03
输入字符串自动转换二维码，并打印

大小：0B | 2018-12-31 11:42:44
串并转换与并串转换的Verilog实现

大小：0B | 2018-12-08 23:48:54
vhdl七段码转换器

设计一个代码转换逻辑电路。把7位的ASCII码转换成7段字符显示代码。能显示字母A，b，C，d，E...

大小：0B | 2018-12-14 17:54:36
rs码译码的vhdl程序

rs码译码的vhdl程序，适合需要的同学们。

大小：0B | 2018-12-25 01:48:28
rs码编码的vhdl程序

rs码编码的vhdl程序，适合需要的同学们。

大小：0B | 2018-12-25 01:48:16