verilog实现的4位逐次进位乘法器

Name: verilog实现的4位逐次进位乘法器
Rating: 4.5 (76 reviews)
Author: zhongguodada

上传者：zhongguodada 2019-04-27 01:30:13上传 RAR文件 757B 热度 76次

利用verilog语言实现了逐次进位乘法器，延时达到3.549ns，资源使用了24个LUT

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

verilog实现的4位逐次进位乘法器

利用verilog语言实现了逐次进位乘法器，延时达到3.549ns，资源使用了24个LUT

大小：0B | 2019-04-27 01:30:13
verilog实现的4位节省进位乘法器

利用verilog实现的四位节省进位乘法器，最大延时为3.372ns，资源为16个LUT

大小：0B | 2019-05-13 12:58:50
verilog4位乘法器

Verilog4位乘法器设计实现4位二进制数的乘法运算

大小：0B | 2019-04-28 00:45:50
verilog乘法器实现

基于verilog的乘法器实现，先实现了加法器，在实现乘法器。环境为quatusII

大小：0B | 2019-05-15 13:58:15
8位verilog乘法器

8位verilog乘法器，简单易懂，采用移位相加的方法写成！

大小：0B | 2019-04-28 00:46:31
乘法器的Verilog实现

包含有符号乘法器以及无符号乘法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和...

大小：0B | 2019-07-11 06:19:58
verilog乘法器

大小：0B | 2019-03-08 11:31:08
verilog实现32位无符号乘法器和带符号乘法器

包含MULT、MULTU的v文件以及对应的testbank文件,代码带注释。

大小：3KB | 2021-05-13 20:35:53
Verilog16位乘法器

通过移位相加的方法，实现两个16位二进制数据的相乘。经过测试，能够得到正确的结果。

大小：0B | 2019-07-08 19:36:13
4位乘法器的设计

4位二进制乘法器电路

大小：0B | 2019-07-29 13:13:37
Verilog乘法器代码

Verilog开发的乘法器代码，可以实现两个8位无符号数的乘法运算。仿真通过

大小：0B | 2018-12-28 00:14:34
verilog乘法器代码

fpga verilog 16位有符号数乘法器,

大小：1KB | 2021-01-22 21:54:53
Verilog32位booth乘法器

32位有符号数Booth乘法器，用Verilog代码实现，只是初级的设计。

大小：0B | 2020-05-13 19:21:43
Verilog四位并行乘法器

4位并行乘法器的电路设计与仿真1.实现4位并行乘法器的电路设计;2.带异步清零端；3.输出为8位；4...

大小：0B | 2019-05-31 10:04:37
用Verilog实现阵列乘法器

用Verilog实现阵列乘法器，采用的是流水线的做法

大小：0B | 2019-05-28 01:19:03
verilog编写的乘法器

这是用verilog编写的乘法器程序，包括原文本和测试文本，并且在quartus软件上仿真成功。

大小：0B | 2019-10-06 07:02:09