Verilog四位并行乘法器 上传者：fanwanhai 2019-05-31 10:04:37上传 DOC文件 66.5KB 热度 45次 4位并行乘法器的电路设计与仿真1.实现4位并行乘法器的电路设计;2.带异步清零端；3.输出为8位；4.单个门延迟设为5ns。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-31 10:04:37 谢谢楼主，希望有用 码姐姐匿名网友 2019-05-31 10:04:37 比较全面 适合参考 码姐姐匿名网友 2019-05-31 10:04:37 看起来还不错 码姐姐匿名网友 2019-05-31 10:04:37 还挺适合参考的 发表评论 fanwanhai 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
谢谢楼主，希望有用
比较全面 适合参考
看起来还不错
还挺适合参考的