用Verilog实现阵列乘法器 上传者：原天勤 2019-05-28 01:19:03上传 RAR文件 1.07KB 热度 71次 用Verilog实现阵列乘法器，采用的是流水线的做法 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-28 01:19:03 就是个乘法器嘛，为啥说是阵列乘法器，我还以为是算矩阵乘法的呢 码姐姐匿名网友 2019-05-28 01:19:03 不是像平行四边形一样规则的阵列，部分积的位数不一致，不是我想要的阵列乘法器 码姐姐匿名网友 2019-05-28 01:19:03 觉得还可以，也就是有点啰嗦 码姐姐匿名网友 2019-05-28 01:19:03 程序不错，配上一些讲解就好了，看不太懂 发表评论
就是个乘法器嘛，为啥说是阵列乘法器，我还以为是算矩阵乘法的呢
不是像平行四边形一样规则的阵列，部分积的位数不一致，不是我想要的阵列乘法器
觉得还可以，也就是有点啰嗦
程序不错，配上一些讲解就好了，看不太懂