现代电子技术设计数电2用4518设计29或28进制计数器

Name: 现代电子技术设计数电2用4518设计29或28进制计数器
Rating: 4.5 (65 reviews)
Author: 黄安

上传者：黄安 2019-01-18 05:12:08上传其他文件 500kb 热度 65次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

现代电子技术设计数电2用4518设计29或28进制计数器

大小：0B | 2019-01-18 05:12:08
数字电子技术16进制计数器

用multisim仿真的16进制计数器，用两个显示管显示。可以借助这个设计更多的n进制计数器

大小：0B | 2019-09-19 01:21:52
电子技术基础课程设计47进制计数器

4/7进制转换的课程设计设计思想: 设计一个4/7进制计数器,用开关切换电路使用哪种进制。 a.当...

大小：3KB | 2020-08-28 14:46:09
47进制计数器设计

4/7进制计数器设计:采用74LS192(40192)。 a、数码管显示状态。 b、用开关切换两种进...

大小：141KB | 2020-08-19 12:21:28
60进制计数器设计

60进制的数电制作方法，及一系列注意事项

大小：0B | 2019-07-11 13:39:17
数电作业设计60进制计数器

大小：0B | 2018-12-07 11:38:50
用集成计数器构成任意进制计数器

大小：0B | 2018-12-07 11:38:51
用VHDL设计100进制加减计数器

大小：0B | 2018-12-07 09:55:54
数电74290设计的103进制计数器

用三个74290芯片和三个数码管设计的103进制计数器。计数为103.

大小：22B | 2020-07-25 10:17:25
60进制计数器VHDL设计

60进制VHDL设计文本，

大小：0B | 2019-09-27 21:10:58
十三进制计数器的设计

大小：0B | 2018-12-09 02:11:30
6进制计数器计数器VHDL

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

大小：0B | 2019-05-19 13:09:01
CC4518十进制同步加减计数器)

大小：0B | 2019-01-07 17:55:04
基于集成计数器的N进制计数器设计与仿真

计数器是一种重要的时序逻辑电路,广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS1...

大小：714KB | 2021-02-09 06:33:10
计数器设计

用74ls1602实现两位加减计数器。74ls1602负责计入检测到的脉冲，7448把74ls160...

大小：0B | 2019-09-18 04:51:44
数电74290设计的103进制的计数器

用三个74290十进制和3个数码管组成。

大小：0B | 2019-07-07 21:33:51