-
串行结构FIR滤波器的Verilog HDL代码，Vivado工程，含testbench与仿真，仿真...
大小：2.25MB | 2020-07-20 13:29:57 -
使用Vivado完成级联型结构IIR滤波器Verilog HDL设计，含testbench与仿真，仿...
大小：223.3KB | 2020-07-17 23:52:25 -
数字混频的Veriloag代码，Quartus工程，含testbench仿真。程序设计系统时钟5MH...
大小：5.14MB | 2020-06-08 14:37:54 -
使用Vivado完成直接型结构IIR滤波器VerilogHDL设计，含testbench与仿真，仿真...
大小：1.55MB | 2020-05-24 13:10:54 -
串行结构FIR滤波器的Verilog HDL代码，Vivado工程，含testbench与仿真，仿真...
大小：2.25MB | 2020-07-20 13:29:57 -
ADC采集信号，FIFO缓存，通过串口发送数据到PC显示，Quartus工程；具体说明可参考本人博客...
大小：4.31MB | 2019-09-27 16:48:56 -
调用Quartus的FIRCompilerIP核完成FIR滤波，含testbench与仿真，仿真结果...
大小：2.36MB | 2019-09-07 14:44:40 -
调用Vivado的FIRCompilerIP核完成FIR滤波，含testbench与仿真，仿真结果优...
大小：7.14MB | 2019-09-07 11:06:59 -
FPGA驱动AD9226，65M采样，做FFT进行频谱分析，将计算结果用双口RAM缓存，通过串口发送...
大小：14.35MB | 2019-08-01 14:12:06 -
FPGA驱动DS18B20，温度数据用双口RAM缓存，通过以太网发送温度到PC，可用网络调试工具显示...
大小：8.96MB | 2019-07-06 06:00:36
Ta的上传资源列表