FPGA数字信号处理(三)串行FIR滤波器Verilog设计 上传者:Vino_lai 2020-07-20 13:29:57上传 7Z文件 2.25MB 热度 27次 串行结构FIR滤波器的Verilog HDL代码,Vivado工程,含testbench与仿真,仿真结果优秀;具体说明可参考本人博客。CSDN博客搜索:FPGADesigner 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论