-
关于如何对DDR输入输出进行约束,之前一直理解的不透彻。这里结合Vivado中templates中的...
大小：420.27KB | 2020-09-02 02:39:33 -
实现了基于进位选择结构的48bits二进制补码加法器,该方法和结构可以应用到更大位宽的加法中。资源包...
大小：1.89MB | 2020-08-23 03:12:12 -
实现了一个时钟计数器。h、min、sec和pm的输出为12小时制,AM时,pm输出为0,PM时,pm...
大小：67.46KB | 2020-08-15 21:05:19 -
通过实例详细分析了Xilinx FPGA时序分析报告的组成和涵义,分析了FPGA端口和内部电路的延时...
大小：207.69KB | 2020-08-13 13:55:37 -
介绍了xilinx FPGA片内存储器的例化和初始化的方法,同时介绍了不同初始化方法的语法,以及需要...
大小：38.27KB | 2020-08-10 19:25:20 -
UG905介绍了Hierarchical Design的方法。本文档是我阅读Design Consi...
大小：73.82KB | 2020-08-07 09:02:20 -
自己常用的verilog同步、异步、脉冲信号处理电路。 AsyncPulse：异步脉冲发生。可通过参...
大小：4.57KB | 2020-07-19 02:30:19 -
本文档是我阅读UG912所做的整理。该文档详细描述了Xilinx FPGA的Objects（BEL/...
大小：1.24MB | 2020-07-17 11:29:10 -
大小：0 | 2019-04-01 14:35:02
Ta的上传资源列表