General.rar

自己常用的verilog同步、异步、脉冲信号处理电路。 AsyncPulse：异步脉冲发生。可通过参数控制检测边沿、延时和输出脉冲宽度。 AsyncPipe：异步流水线处理。可设置信号位宽和流水线深度。 SyncPulse：检测同步时钟域中输入信号的变化沿，输出一个脉冲。检测边沿、流水线级数、输出脉冲宽度可设置。 SyncPipe：同步时钟域流水线处理。输入信号位宽、流水线级数可设置。 Replicate：复制指定的输入信号。扇出数量可设置。