Xilinx SRIO接口Verilog实现与FIFO封装方案

基于 FPGA 的 Xilinx SRIO 接口 Verilog 源码，挺适合搞高速通信的朋友用。支持 NWRITE、DOORBELL 之类的多种事务，配合 FIFO 封装，接口写起来也方便。嗯，还附带操作文档，实际项目验证过，用着放心。要跑 FPGA 和器之间的高速通道？用它挺合适。源码在srio.v里，设计思路也清晰，比如fifo_wrapper那部分，方便二次开发。想快点上手？官方文档里例程也挺全的，代码也简单。对了，遇到问题先翻下README.md，多坑都写了。比较适合想省时间的你。