DDR3 MIG XILINX FPGA Verilog代码，顶层接口封装为FIFO，用于数据缓冲
DDR3 MIG XILINX FPGA Verilog代码，顶层接口封装为FIFO，方便使用，适用于大数据量的缓冲需求，已应用在多个项目中。
下载地址
用户评论
DDR3 MIG XILINX FPGA Verilog代码，顶层接口封装为FIFO，方便使用，适用于大数据量的缓冲需求，已应用在多个项目中。
