Verilog编写的M序列发生器

Name: Verilog编写的M序列发生器
Rating: 4.5 (34 reviews)
Author: afeik

上传者：afeik 2022-07-25 14:42:05上传 RAR文件 4.54 KB 热度 34次

Verilog编写的M序列发生器

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

Verilog编写的M序列发生器

Verilog编写的M序列发生器

大小：4.54 KB | 2022-07-25 14:42:05
m序列发生器verilog

用VERILOG产生伪随机序列，已做仿真。仿真结果包含在工程中。

大小：0B | 2019-05-13 06:16:33
verilog编写的伪随机序列发生器

大小：0B | 2019-03-09 06:45:08
m序列发生器.m

m序列是伪随机编码信号此函数用来生成m序列coef为反馈系数向量

大小：0B | 2019-07-25 21:13:25
m序列发生器

matab m序列仿真真正的m序列

大小：0B | 2018-12-07 16:03:45
m序列发生器matlab

本设计是用来产生m序列的。既有关于m序列的原理性概述，又有自己编的产生m序列的函数。已通过仿真。注释...

大小：0B | 2019-05-04 14:45:08
m序列发生器VHDL

这是一个基于VHDL行为描述方式所产生的m序列发生器，其周期为511.

大小：0B | 2019-05-20 01:12:22
小m序列发生器

编写一个matlab函数文件其输入为本原多项式输出为m序列程序说明；输入：n为产生m序列的移位寄存器...

大小：0B | 2019-04-29 10:20:36
Verilog伪随机序列发生器

Verilog 写的伪随机序列发生器，结构清晰，逻辑也挺顺。同步字节、数据包、数据帧这些关键部分都有...

大小：1.13KB | 2025-05-30 10:23:36
伪随机序列发生器 verilog

大小：0B | 2018-12-07 16:02:07
基础电子中的m序列发生器伪随机序列发生器

m序列码也称伪随机序列码,其主要特点是: (1)每个周期中,“1”码出现2n-1次,“0”码出现...

大小：83KB | 2020-11-17 23:27:23
基于matlab的m序列发生器

经典的基于matlab的m序列发生器，希望对大家有用

大小：0B | 2019-05-04 14:45:10
verilog语言编写的dds信号发生器

verilog语言编写的dds信号发生器,可以实现波形变换(方波、正弦波、三角波、锯齿波)、频率变换...

大小：12.2MB | 2020-12-30 10:39:14
可控m序列发生器的VHDL实现

可控m序列发生器的VHDL实现，不是特定级数的。

大小：0B | 2019-05-04 14:45:48
用51写的M序列发生器

用51写的M序列发生器,可以使用。方便在其他8位机上进行移植。

大小：2KB | 2020-11-02 13:34:25
M序列发生器FPGA开发实例

M序列发生器FPGA开发实例伪随机数发生器

大小：0B | 2019-04-29 10:21:16