VHDL 60进制时钟.

Name: VHDL 60进制 时钟.
Rating: 4.5 (25 reviews)
Author: sneak19770

上传者：sneak19770 2021-05-01 02:38:58上传 DOC文件 29.5KB 热度 25次

有关电子时钟的VHDL 60进制时钟设计对初学者很有帮助有关编程及详细分析等

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

VHDL60进制时钟.

有关电子时钟的VHDL 60进制时钟设计对初学者很有帮助有关编程及详细分析等

大小：30KB | 2021-05-01 02:38:58
vhdl程序60进制

VHDL程序60进制，，本人亲测成功。。

大小：0B | 2020-06-17 16:21:24
VHDL编写的24进制时钟

大小：0B | 2019-01-02 10:22:31
60进制计数器VHDL设计

60进制VHDL设计文本，

大小：0B | 2019-09-27 21:10:58
60进制计数器时钟电路

60进制计数器Proteus仿真7.4以上版本打开

大小：0B | 2019-06-05 02:49:09
60进制加法计数器VHDL QuartusII仿真

60进制加计数VHDLQuartusII仿真可自由更改进制

大小：0B | 2019-07-07 21:33:41
利用VHDL语言编写的60进制计数器

该程序可进行60秒计数，用于数字时钟的编写。

大小：0B | 2019-07-24 18:22:41
电子钟60进制加法器VHDL程序

电子钟60进制加法器VHDL程序

大小：0B | 2018-12-22 00:06:59
基于VHDL语言的60进制加法计数器

大小：0B | 2018-12-07 11:37:31
数字时钟VHDL

数字时钟设计，是VHDL语言写的，绝对和运行》这是我的上机考试做的

大小：0B | 2019-09-03 08:17:50
vhdl时钟设计

大小：0B | 2019-02-25 11:11:08
vhdl秒表时钟

大小：0B | 2019-03-09 21:56:37
基于FPGA设计的60进制减法器VHDL语言

基于FPGA设计的60进制减法器VHDL语言

大小：0B | 2019-05-06 06:24:13
vhdl数字时钟

数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且...

大小：0B | 2018-12-19 04:13:15
vhdl时钟分频

vhdl的时钟分频

大小：0B | 2019-05-06 06:17:54
VHDL数字时钟

大小：0B | 2019-01-04 09:27:49

VHDL 60进制 时钟.

VHDL 60进制时钟.