EuclidsAlgorithmProcessor:用于在Nexys 4 DDR板上的Artix 7 FPGA中计算Euclid算法的处理器 源码

欧几里得算法处理器 该设计使用Euclid算法计算整数的最大公约数。 开发了一个ASM-D图表,以使用Verilog HDL在RTL上实现该算法。 该设计经过仿真以实现所需的操作,并在Nexys-4 DDR板上实现。 整数是使用开关输入到FPGA的输入,并且答案是通过7段显示器显示的。 内容 处理器的verilog文件和显示ASM-D图表,原理图和仿真结果的PDF报告。 包括Nexys-4 DDR板的.xdc约束文件。