基于Nexys4 DDR的FPGA串口模块带缓冲FIFO 上传者：qq_27145 2020-05-23 10:54:14上传 ZIP文件 21.17MB 热度 38次 FPGA串口模块，原创作者为CrazyBingo，在《FPGA案例技巧与开发实例详解》中的串口模块基础上改造，加入串口缓冲区FIFO，无须关心使能信号。已在Nexys4DDR开发板上验证，开发环境为Vivado2015.4 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
