基于FPGA的IRIG B(DC)时码解码设计

IRIG-B(DC)码为普遍应用于航天测控领域的一种标准时间码,测控系统内的设备单元需要从IRIG-B(DC)码中解调出时间信息,传统的IRIG-B(DC)解码单元大多采用单片机来实现,结构复杂,易受干扰,文中提出了一种基于FPGA技术的IRIG-B(DC)解码设计方案及详细的设计方法,用MAX+plus II仿真软件对该解码设计进行仿真,并应用工程实例验证该设计的正确性。仿真及工程应用结果表明该设计能准确地从IRIG-B(DC)码中提取时间信息,该设计具有器件少、结构简单、设计灵活、解码精度高、可靠性高等特点。