基于FPGA的IRIG_B码解码器设计 上传者：computer71410 2019-05-31 16:22:03上传 CAJ文件 133.99KB 热度 42次 针对FPGA的结构与性能特点,深入分析了以往使用单片机或复杂的可编程逻辑器件(complicatedprogrammablelogicdevice,CPLD)实现IRIG-B码(DC码)解码的优缺点;提出了一种基于现场可编程门阵列(fieldprogrammablegatearray,FPGA)来实现对B码(DC码)的解码及周期信号输出的新方法;该方法基于一片FPGA芯片,与以往的各种方法相比,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的抗干扰性。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-31 16:22:03 不是我希望得到的，有点小失望，不过还是5分 码姐姐匿名网友 2019-05-31 16:22:03 不错，设计思路还算比较新 码姐姐匿名网友 2019-05-31 16:22:03 没什么用，拿原代码出来啊！！！ 码姐姐匿名网友 2019-05-31 16:22:03 不错，设计思路还算比较新，我已经设计出更好的方案了。 码姐姐匿名网友 2019-05-31 16:22:03 只是一些理论的东西，对我帮助不大 发表评论 computer71410 资源：1 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不是我希望得到的，有点小失望，不过还是5分
不错，设计思路还算比较新
没什么用，拿原代码出来啊！！！
不错，设计思路还算比较新，我已经设计出更好的方案了。
只是一些理论的东西，对我帮助不大