基于FPGA的数字卷积加减速算法的设计与实现

为了减小计算量,引入了数字卷积采用FPGA硬件编程的方式实现加减速控制算法,提高了算法的稳定性和运算速度;为了减小速度误差和位置误差,在不同情况下采用相应的补偿算法来实现对定点数运算过程中的余数处理;针对数字卷积运算之前产生的余数,在速度序列的末尾添加速度补偿序列来消除余数误差;对于数字卷积运算过程中产生的余数,采用余数累加的方式来减小余数误差。