10进制从80到50的递减循环计数器

Name: 10进制从80到50的递减循环计数器
Rating: 4.5 (24 reviews)
Author: yangxin95

上传者：yangxin95 2020-11-28 07:14:18上传 RAR文件 433.87KB 热度 24次

本实验的功能为:10进制从80-50的计数器,2次/秒,这里的clk为50MHZ,一秒一次需要外加分频功能

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

10进制从80到50的递减循环计数器

本实验的功能为:10进制从80-50的计数器,2次/秒,这里的clk为50MHZ,一秒一次需要外加分...

大小：434KB | 2020-11-28 07:14:18
50进制计数器

50进制计数器，异步置数，同步置位，CLKRSTRET都是低电平触发，个位十位同时计数，带CY输出。...

大小：0B | 2019-06-03 16:41:05
10进制计数器

大小：0B | 2019-02-22 03:10:58
10进制异步计数器电路

单片机最小电路分享，集成和开发，为广大硬件开发者和程序设计师所爱

大小：0B | 2019-04-27 04:38:35
10进制计数器VHDL代码

10进制计数器VHDL代码LibraryIEEE;UseIEEE.STD_LOGIC_1164.AL...

大小：0B | 2020-05-14 20:05:46
eda-10进制计数器

大小：0B | 2019-02-25 02:41:10
十进制计数器（50M)

大小：0B | 2019-03-17 03:38:17
6进制计数器计数器VHDL

基于fpga，使用vhdl语言编写的6进制计数器。输入时钟为1hz

大小：0B | 2019-05-19 13:09:01
七进制计数器

labview的数字电路仿真，是7进制的计数器，用的是脉冲式触发的JK触发器组成的。

大小：0B | 2019-05-15 15:48:14
60进制计数器

大小：0B | 2019-03-07 18:52:42
30进制计数器

实现30进制计数功能的代码，没有详细介绍，只是代码

大小：0B | 2019-05-02 13:43:13
6进制计数器

Set下降沿置1，二极管灭，达到清零效果,用于记忆时钟前沿到来时输入的电平,下降沿启动减计数器.

大小：0B | 2018-12-15 16:20:58
100进制计数器

大小：0B | 2018-12-07 09:55:49
FPGA计数器从设计到仿真

大小：0B | 2019-01-04 09:15:49
24进制计数器

24-digit counter

大小：0B | 2019-06-22 02:00:05
4进制计数器

大小：0B | 2018-12-09 02:10:36