基础电子中的边界扫描测试技术

扩展到系统级的基础结构是提供单点接入到多扫描链,以支持隔离的诊断能力。这可以用于CPLD和FPGA系统内配置的最佳化,以及编程闪存时存储器读/写周期的最佳化。 它也支持板到板内连测试(用于背投内连失效诊断)到端口连接器引脚级。另一个优点是在产品装运前提供系统测试,这包括固件检验和简化固件更新。 扩展边界扫描到系统级提供执行嵌入式测试结构(即器件级BIST)的基础结构,这可在EPGA、ASIC和SoC中实现。 另外,它提供单点接入能力来支持环境重点测试和精确的引脚级诊断。 拓扑结构 选择边界扫描系统结构对于路由TAP测试接入端口是重要的,并将确定选择哪些系统级器件