嵌入式系统/ARM技术中的8位RISC_CPU可测性设计

摘要:本文介绍了一款RISC_CPU的可测性设计,为了提高芯片的可测性,采用了扫描设计和存储器内建自测试,这些技术的使用为该芯片提供了方便可靠的测试方案。 1 引言 随着IC设计方法与工艺技术的不断进步,集成电路结构和功能日益复杂,测试问题成为必 须考虑的关键问题,测试成本作为整个IC产品成本的主要组成部分,也受到了极大的重视。由 于国内自动测试设备(Automatic Testing Equipment)主要依赖进口,价格昂贵,测试图形产生, 特别是测试量产过程的花费(例如测试时间),就显得尤为重要。为了使测试成本保持在合理 的限度内,最有效的方法就是采用可测性设计(Design