嵌入式系统/ARM技术中的32位高性能嵌入式CPU中Load Aligner 模块的设计与实现 上传者：qw57894 2020-12-13 07:27:51上传 PDF文件 65.71KB 热度 4次 32位高性能嵌入式CPU中Load Aligner 模块的设计与实现 同济大学微电子中心 张书 王颖 林正浩 引言 一般的,在CPU中,访问寄存器比访问主存速度要快。所以为了减少访问存储器而花的时间或延迟,MIPS4KC处理器采用了Load/Store设计。在CPU芯片上有许多寄存器,所有的操作都由存储在寄存器里的操作数来完成,而主存只有通过Load和Store指令来访问。这样做不仅可以减少访问主存的次数,有利于降低对主存储器容量的要求,而且可以精 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 qw57894 资源：426 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
