基于LUT的高速低硬件开销SHA 3算法设计

通过对SHA-3算法和查找表(Look-Up-Table,LUT)方法的研究,提出一种高速低硬件开销SHA-3算法设计方案。首先,该方案利用状态机实现SHA-3算法核心置换函数的轮运算,并结合LUT方法处理每轮运算的数据交换和数据存储;然后,采用硬件模块并行处理和存储单元共用的方式,提高SHA-3算法的速度、降低硬件开销。最后,在SMIC 65 nm CMOS工艺下设计SHA-3算法,DC综合后电路面积为65 833 μm2,在1.2 V电压下最高工作频率可达到150 MHz,功耗为2.5 mW。