快速实现SHA 1算法的硬件结构

摘要:安全散列算法是数字签名等密码学应用中重要的工具。目前常用的安全散列算法是SHA-1算法,它被广泛地应用于电子商务等信息安全领域。为了满足应用对安全散列算法计算速度的需要,该文提出了一种快速计算SHA-1算法的硬件结构。该方法通过改变硬件结构、引入中间变量,达到缩短关键路径的目的,进而提高计算速度。这种硬件结构在0.18Lm工艺下的ASIC实现可以达到3.9Gb/s的数据吞吐量,是改进前的两倍以上;它在FPGA上实现的性能也接近目前SHA-1算法商用IP核的两倍。 关键词:集成电路设计;安全散列算法(SHA-1);关键路径;硬件结构 单向散列函数是密码学中一种重要的工具,它可以