VHDL数据流描述的译码器设计

Name: VHDL数据流描述的译码器设计
Rating: 4.5 (32 reviews)
Author: a56417

上传者：a56417 2020-08-21 09:26:45上传 RAR文件 1.03MB 热度 32次

标准的2-4线译码器VHDL语言数据流描述设计,这个设计包含的工程文件通过ISE编译综合,经过仿真证明准确无误。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

VHDL数据流描述的译码器设计

标准的2-4线译码器VHDL语言数据流描述设计,这个设计包含的工程文件通过ISE编译综合,经过仿真证...

大小：1.03MB | 2020-08-21 09:26:45
VHDL行为级描述的译码器设计

标准的2-4线译码器VHDL语言行为级描述设计，这个设计包含的工程文件通过ISE编译综合，经过仿真证...

大小：0B | 2019-07-11 06:20:03
VHDL结构级描述的译码器设计

大小：0B | 2019-01-09 02:32:09
VHDL译码器

大小：0B | 2019-01-11 22:01:20
译码器VHDL

数字电路设计实验用VHDL语言实现的单数码管译码器

大小：0B | 2020-02-23 19:22:23
74139译码器vhdl设计

大小：0B | 2019-01-09 02:32:34
38译码器设计VHDL

3-8译码器设计全VHDL代码,仿真图形,硬件验证结果等等!!!

大小：0B | 2019-08-02 09:52:45
用VHDL设计138译码器

熟悉 max plusii 的基本操作，掌握文本输入法，了解 FPGA 的设计过程。

大小：0B | 2019-06-21 02:23:53
通用译码器VHDL

通用译码器decoderVHDL语言

大小：0B | 2020-05-22 14:51:38
38译码器VHDL

基于fpga编写的VHDL3-8译码器。3个输入口，进行译码后在8个输出口输出。低电平有效

大小：0B | 2019-05-12 23:54:26
VHDL语言的三八译码器

工程代码部分文件，讲过自己的测试，含有源代码和测试文件，可以直接仿真。

大小：0B | 2019-05-12 23:54:34
verilogHDL描述38译码器

EDA技术，verilogHDL描述的38译码器，完全根据真值表编写，并成功验证

大小：0B | 2019-05-16 06:17:09
4_16译码器VHDL语言设计

4-16译码器VHDL语言设计，libraryieee;useieee.std_logic_1164...

大小：0B | 2019-05-02 20:24:56
卷积码编译码器的VHDL设计

大小：0B | 2019-02-19 16:20:09
VHDL语言编写的38译码器

大小：0B | 2018-12-07 17:03:35
VHDL语言38译码器.docx

本文档内含FPGA课程中,使用VDHL语言设计一个3-8译码器的程序,与仿真图,以及板子实物拍摄,以...

大小：0B | 2020-11-12 15:39:26