SDRAM控制模块(verilog) 上传者：xiaomei85263 2020-08-20 18:30:25上传 RAR文件 3.66MB 热度 15次 用Verilog编写的SDRAM控制接口,读取键盘信息存入SDRAM中,以莫尔斯电码形式输出。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-08-20 18:30:25 编译是通过了，就是没看明白 码姐姐匿名网友 2020-08-20 18:30:25 挺实用的，很好 码姐姐匿名网友 2020-08-20 18:30:26 正在调试SDRAM，看了一下，还是比较有用的，谢谢 码姐姐匿名网友 2020-08-20 18:30:26 很一般不是很好读 发表评论 xiaomei85263 资源：3 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
编译是通过了，就是没看明白
挺实用的，很好
正在调试SDRAM，看了一下，还是比较有用的，谢谢
很一般不是很好读