1. 首页
  2. 课程学习
  3. 嵌入式
  4. 28_5div_clk.rar

28_5div_clk.rar

上传者: 2020-07-23 01:37:08上传 RAR文件 51.01KB 热度 8次
FPGA参数化时钟分频模块设计,直接修改可以实现不同分频系数,带自动化仿真脚本以及testbench。
下载地址
用户评论