并行CRC16CRC8哈希碰撞测试的FPGA实现使用Xilinx Ultrascale芯片测试

最近做了一个小实验，实验要求通过并行CRC16和CRC8算法分别把24bit,16bit的数据输入压缩成16bit,8bit.并测试哈希碰撞（把最终的哈希值放到两个RAM中并逐个循环比较），很简单的一个工程，大家可以一起分享学习。 贴两个可以根据输入输出位宽自动生成CRC算法VERILOG代码的网站。 https://www.easics.com/webtools/crctool http://outputlogic.com/?page_id=321