VerilogHDL的数字时钟

Name: VerilogHDL的数字时钟
Rating: 4.5 (42 reviews)
Author: k75889king

上传者：k75889king 2020-01-29 15:33:01上传 ZIP文件 3.97MB 热度 42次

基于VerilogHDL语言写的一个简易数字计数器，可以实现计数功能，每一分钟的最后五秒鸣响和重新置数功能

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

VerilogHDL的数字时钟

基于VerilogHDL语言写的一个简易数字计数器，可以实现计数功能，每一分钟的最后五秒鸣响和重新置...

大小：0B | 2020-01-29 15:33:01
VerilogHDL在FPGA中实现的数字时钟

大小：0B | 2019-01-19 20:16:10
开源项目多功能数字时钟veriloghdl

大小：0B | 2019-01-07 09:07:47
VerilogHDL数字跑表

verilogHDL数字跑表源程序适用于verilogHDL初学者verilogHDL数字跑表源程序...

大小：0B | 2019-05-15 13:57:30
VerilogHDL数字电路的设计

介绍了硬件描述语言VerilogHDL的特点和使用方法,并通过实例———自动售饮料机的程序的应用,展...

大小：0B | 2019-05-15 23:47:33
采用verilogHDL编写的数字跑表

本代码采用verilogHDL编写，实现的是数字跑表功能

大小：0B | 2019-05-06 06:13:03
VerilogHDL数字设计与综合

大小：0B | 2019-01-18 15:50:17
数字逻辑与VerilogHDL课件

数字逻辑与VerilogHDL课件，介绍各种数字电路及硬件语言实现（verilogHDL）

大小：0B | 2019-05-03 10:31:08
基于VERILOGHDL的数字系统应用设计

基于VERILOG HDL的数字系统应用设计TP312/2645D2007∠世纪高等院校规划教材可编...

大小：0B | 2019-04-29 10:16:26
VerilogHDL数字系统设计

对数字信号进行算术运算和逻辑运算的电路称为数字电路(DigitalCircuit)，或数字系统(Di...

大小：0B | 2019-09-28 16:08:42
VerilogHDL高级数字设计

大小：0B | 2019-02-14 19:02:36
VerilogHDL全数字SPWM实现

大小：0B | 2019-01-04 04:44:18
数字时钟数字时钟课程设计

课程设计的数字时钟的课设，设计非常详细，有电路图仿真的电路设计，按着上面的连线就行了，用了LS90在...

大小：0B | 2019-05-01 15:05:53
数字时钟的实现

该代码文档是用verilog硬件语言实现的一个简易数字时钟该数字时钟具有以下功能:1 常规时钟计数...

大小：14KB | 2020-11-08 14:18:44
数字时钟的程序

数字时钟的程序,数码管显示编号“0”-“9”,“A”,“-”*等,希望对你有帮助.....

大小：0B | 2020-11-11 04:16:47
VerilogHDL语言的MIPS多时钟周期CPU设计

一个VerilogHDL语言实现的MIPS指令系统多周期CPU，内附源代码，设计图及详细设计文档，以...

大小：0B | 2018-12-25 04:17:06