VerilogHDL在FPGA中实现的数字时钟

Name: VerilogHDL在FPGA中实现的数字时钟
Rating: 4.5 (52 reviews)
Author: keyboard_

上传者：keyboard_ 2019-01-19 20:16:10上传其他文件 500kb 热度 52次

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

VerilogHDL在FPGA中实现的数字时钟

大小：0B | 2019-01-19 20:16:10
VerilogHDL的数字时钟

基于VerilogHDL语言写的一个简易数字计数器，可以实现计数功能，每一分钟的最后五秒鸣响和重新置...

大小：0B | 2020-01-29 15:33:01
FPGA实现的数字时钟

经过一段时间的学习，自己写的FPGA实现的数字时钟，已经验证过了

大小：0B | 2019-06-05 08:46:35
基于fpga的数字时钟实现

用fpga实现的高精度的数字时钟，用verilog编写的，但是有的地方出现了问题，望高手不吝赐教啊

大小：0B | 2019-05-16 06:22:06
基于VerilogHDL的SPWM全数字算法的FPGA实现

在详细阐述正弦脉宽调制算法的基础上，结合DDS技术，以ActelFPGA作为控制核心，通过自然采样法...

大小：0B | 2019-06-03 16:44:48
FPGA数字时钟

FPGA 数字时钟VERILOGHDL程序设计实例，包括测试时序，初学者可很好的翻照学习。

大小：66KB | 2020-07-16 06:36:34
数字时钟fpga

大小：0B | 2019-01-04 09:28:30
基于FPGA的数字时钟

基于FPGA的数字时钟实现可实现控制VHDL语言实现

大小：0B | 2019-05-16 06:22:49
基于fpga的数字时钟

基本的计时功能，外加校时、分功能，以及闹钟发声模块·····修正了计时不准确的bug

大小：0B | 2019-09-27 19:57:51
开源项目多功能数字时钟veriloghdl

大小：0B | 2019-01-07 09:07:47
DLL在FPGA时钟设计中的应用

DLL在FPGA时钟设计中的应用

大小：0B | 2019-07-24 23:08:57
用FPGA实现CCD的驱动（VerilogHDL）

大小：0B | 2018-12-07 14:17:34
数字时钟的FPGA实现方法和校时步骤

利用VHDL语言和FPGA芯片可以实现数字时钟的显示和校时功能。通过按键可以方便地进行校时，确保时钟...

大小：0B | 2019-12-26 23:17:08
用MATLAB在FPGA中实现数字下变频

数字下变频在接收系统的数字化和软件化过程中起到了至关重要的作用。该文研究了高倍抽取的数字下变频设计,...

大小：0B | 2018-12-16 01:38:06
基于FPGA的数字时钟设计

大小：0B | 2019-02-11 03:49:04
基于FPGA的全数字锁相环【VerilogHDL】

大小：0B | 2019-02-19 10:33:59