论文研究面向逻辑设计的SDRAM控制器性能度量模型.pdf

以SDRAM控制器为研究对象，探讨硬件逻辑设计时其性能度量的方法，通过建立一个硬件时钟周期级上的SDRAM控制器性能度量模型，在硬件逻辑实现的层次上实现了SDRAM控制器性能的评估。根据该性能度量模型，既可以分析已有设计的性能，又可以启发SDRAM控制器的优化方案。在双向有线数字电视信道SoC系统平台上应用该度量模型对三个AMBA总线接口的SDRAM控制器实现方案的性能进行分析，从而验证该性能度量模型适用于评估和指导SDRAM控制器的设计。该实验方法还可以用来评价各个不同IP核提供商提供的SDRAM控制