sdram控制器 上传者：lijie993881 2019-01-01 19:45:39上传 其他文件 500kb 热度 70次 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-01-01 19:45:41 很好。对学习很有帮助 码姐姐匿名网友 2019-01-01 19:45:41 还可以，值得参考 码姐姐匿名网友 2019-01-01 19:45:41 郁闷的是，下载了半天没下下来，分被扣了 码姐姐匿名网友 2019-01-01 19:45:41 程序比较完整，还不错 码姐姐匿名网友 2019-01-01 19:45:41 谢谢分享 确实是好资料能用的资料 码姐姐匿名网友 2019-01-01 19:45:41 作为参考是个很好的资料，由于不能完全满足我的要求，自己编的。 码姐姐匿名网友 2019-01-01 19:45:41 完全是从外国网站上down的~~~ 码姐姐匿名网友 2019-01-01 19:45:41 貌似不是EDA编的啊。。。 码姐姐匿名网友 2019-01-01 19:45:41 楼上的说的，修改一下全局变量，比如位宽，默认的是32，你该为16的话会减少很多资源的。 码姐姐匿名网友 2019-01-01 19:45:41 作者的介绍台布详细了。 我打开看了，补充一点吧。 是个quartus的工程文件，源文件用的是verilog. 我在quartus9里没有编译过去，说器件型号不对。当然这个可能是我设置的问题。因为我想找VHDL的，所以也没有深究原因。好用不好用暂不评论，希望这些注释对别人有用。 发表评论
很好。对学习很有帮助
还可以，值得参考
郁闷的是，下载了半天没下下来，分被扣了
程序比较完整，还不错
谢谢分享 确实是好资料能用的资料
作为参考是个很好的资料，由于不能完全满足我的要求，自己编的。
完全是从外国网站上down的~~~
貌似不是EDA编的啊。。。
楼上的说的，修改一下全局变量，比如位宽，默认的是32，你该为16的话会减少很多资源的。
作者的介绍台布详细了。 我打开看了，补充一点吧。 是个quartus的工程文件，源文件用的是verilog. 我在quartus9里没有编译过去，说器件型号不对。当然这个可能是我设置的问题。因为我想找VHDL的，所以也没有深究原因。好用不好用暂不评论，希望这些注释对别人有用。