4*8 fifo VHDL程序 上传者：lhbmfh 2019-09-06 16:39:49上传 VHD文件 1.91KB 热度 51次 用VHDL语言编写的fifo（先进先出堆栈）存储器，实例缺省为8*4bit深度，可通过map配置 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-09-06 16:39:49 忘了评论了，之前毕设时候下的，但是貌似不好用 码姐姐匿名网友 2019-09-06 16:39:49 没用上呀 哎~~还是自己写的 码姐姐匿名网友 2019-09-06 16:39:49 很简洁的代码，很好的模板，可以自己扩展 码姐姐匿名网友 2019-09-06 16:39:49 才一个模块，不够用啊，还要数据选择模块等等... 发表评论
忘了评论了，之前毕设时候下的，但是貌似不好用
没用上呀 哎~~还是自己写的
很简洁的代码，很好的模板，可以自己扩展
才一个模块，不够用啊，还要数据选择模块等等...