1. 首页
  2. 课程学习
  3. 嵌入式
  4. 基于FPGA的ITU_656解码器设计 verilog代码

基于FPGA的ITU_656解码器设计 verilog代码

上传者: 2019-09-03 05:51:31上传 V文件 2.92KB 热度 21次
用verilog编写的ITU_565解码器。数字高清CRT电视面世至今,经历了从1080i的单一格式到720P、1080P等全球格式兼容发展阶段,实现了全面兼容所有高清信号格式。数字高清视频解码电路得到全方位提升,实现了色彩丰富纯正、清晰锐利的高画质图像。---视频处理前端包括传统的模拟视频信号(CVBS、S-VHS和YCbCr分量视频信号)解码器和高清模拟分量视频信号(YPbPr)解码器。目前模拟视频信号和高清分量视频信号数字解码方法通常采用以下两种方式。对模拟CVBS信号采用彩色全电视信号数字化,然后在数字域中进行Y/C分离和数字彩色解码,以获得所希望的Y、R-Y和B-Y分量数字化信号。
下载地址
用户评论