VHDL实现38译码器.zip

Name: VHDL实现38译码器.zip
Rating: 4.5 (70 reviews)
Author: annie25188

上传者：annie25188 2019-08-02 09:52:30上传 ZIP文件 1.05MB 热度 70次

使用，VHDL实现3-8译码器，QuartusII操作.可编程逻辑器件.

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

VHDL实现38译码器.zip

使用，VHDL实现3-8译码器，QuartusII操作.可编程逻辑器件.

大小：0B | 2019-08-02 09:52:30
38译码器VHDL

基于fpga编写的VHDL3-8译码器。3个输入口，进行译码后在8个输出口输出。低电平有效

大小：0B | 2019-05-12 23:54:26
38译码器设计VHDL

3-8译码器设计全VHDL代码,仿真图形,硬件验证结果等等!!!

大小：0B | 2019-08-02 09:52:45
VHDL语言38译码器.docx

本文档内含FPGA课程中,使用VDHL语言设计一个3-8译码器的程序,与仿真图,以及板子实物拍摄,以...

大小：0B | 2020-11-12 15:39:26
VHDL38译码器源码

VHDL实现38译码器功能。ENTITYYIMA38ISPORT(INPUT:INSTD_LOGIC...

大小：0B | 2020-05-15 07:26:06
VHDL语言实现的38译码器代码

本文主要介绍了基于VHDL语言和quartus2软件实现的38译码器代码，逐步讲解了代码实现的方法和...

大小：656B | 2023-06-06 02:46:21
VHDL语言编写的38译码器

大小：0B | 2018-12-07 17:03:35
verilog实现38译码器

大小：0B | 2019-01-07 07:47:00
38译码器

3-8译码器

大小：575B | 2021-04-17 17:14:34
译码器VHDL

数字电路设计实验用VHDL语言实现的单数码管译码器

大小：0B | 2020-02-23 19:22:23
VHDL译码器

大小：0B | 2019-01-11 22:01:20
38译码器编写

这是一个verilog文件，是关于38译码器的资源。

大小：0B | 2018-12-29 08:37:09
38译码器VHDL58分频器VHDL

38译码器 VHDL 5/8 分频器VHDL

大小：0B | 2018-12-26 02:02:49
通用译码器VHDL

通用译码器decoderVHDL语言

大小：0B | 2020-05-22 14:51:38
38译码器verilog程序

介绍3-8译码器的xilinxise编译过程及verilog代码

大小：0B | 2019-07-24 18:21:58
verilog38译码器

大小：0B | 2019-01-07 07:47:02